(19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-245484

(43)公開日 平成7年(1995)9月19日

(51) Int.Cl.⁶

庁内整理番号 識別記号

FΙ

技術表示箇所

H05K 3/46

Q 6921-4E

N 6921-4E

審査請求 未請求 請求項の数3 FD (全 7 頁)

(21)出願番号

特顯平6-60291

(71) 出額人 000000158

イビデン株式会社

岐阜県大垣市神田町2丁目1番地

(22)出廣日

平成6年(1994)3月4日

(72) 発明者 川村 洋一郎

岐阜県揖斐郡揖斐川町北方1-1 イビデ

ン株式会社内


(74)代理人 弁理士 山中 郁生 (外2名)

(54) 【発明の名称】 I Cチップを搭載した多層プリント配線板及びそのための多層プリント配線板の製造方法

(57)【要約】

【目的】 複数の回路パターンを相互に接続する際に層 間絶縁層に形成されるフォトビヤホールを利用してIC ・・チップを搭載可能とすることにより、回路パターンの高 密度化を行なうことができるICチップを搭載した多層 プリント配線板及びその多層プリント配線板の製造方法 を提供する。

【構成】 フォトビアホールP内に、ベース基材2上に 形成された第1回路バターン3と接続された第2回路バ ターン5を形成するとともに、フォトビアホールP内で 第2回路パターン5上に半田ペーストSPを塗布形成し た後固化してなる第1半田層8と【Cチップ10の半田 バンプ11とを、第2半田層9の半田溶融処理を介して 相互に接続することによりICチップ10を多層プリン ト配線板1上に搭載するように構成する。



【特許請求の範囲】

ベース基材の一面に形成された第1回 【請求項Ⅰ】 路パターンと、第1回路パターンが形成されたベース基 材面に形成された層間絶縁層と、第1回路パターンと対 向する位置にて第1回路パターンが露出するように層間 絶縁層に形成されたビアホールと、ビアホールを含めて 層間絶縁層上に形成された第2回路パターンとを有し、 第1回路バターンと第2回路バターンとはピアホールを 介して相互に接続された多層プリント配線板において、 前記第2回路パターン上でビアホールに充填された第1 10 半田層と、

前記第1半田層上に形成された第2半田層と、

下面にバンプを形成した1Cチップとを備え、

前記1半田層と前記バンプとが前記第2半田層により相 互に接続されたことを特徴とするICチップを搭載した 多層プリント配線板。

ベース基材の一面に第1回路パターン 【請求項2】 を形成する第1工程と、

第1回路パターンが形成されたベース基材面で第1回路 パターンと対向する位置にビアホールが形成された層間 20 絶縁層を形成する第2工程と、

ビアホールを含めて層間絶縁層上に第2回路パターンを ビアホール内を充填する第1 形成する第3工程と、 半田層を形成する第4工程と、

前記第1半田層上に第2半田層を形成する第5工程とか らなる多層プリント配線板の製造方法。

前記第1半田層の溶融温度は前記第2 半田層の溶融温度よりも高いことを特徴とする請求項1 記載のICチップを搭載した多層プリント配線板。

【発明の詳細な説明】

[0001]-

【産業上の利用分野】本発明は、層間絶縁層を介して多 層に渡って複数の回路パターンが形成されるとともに、 最上の回路バターン上にメモリチップ等のICチップを 搭載した多層ブリント配線板に関し、特に、複数の回路 バターンを相互に接続する際に層間絶縁層に形成される 有底孔状のビヤホールを利用してICチップを搭載する ことにより、回路バターンの高密度化を可能とする多層 ブリント配線板及びその製造方法に関するものである。 [0002]

【従来の技術】近年、各種の【Cチップを備えたプリン ト配線板が搭載される各種電子機器の複雑化、高度化等 に伴ってブリント配線板の髙密度化が推進されている。 かかるプリント配線板の高密度化を指向しつつICチッ プを効率良く搭載することを考えた場合、ベース基材上 において層間絶縁層に形成された有底孔状のビアホール を介して複数の回路パターンを相互に接続した多層ブリ ント配線板においては、ビアホール部分を利用してIC チップを搭載することが望ましいものではある。

ップを搭載するについて、従来においては、ICチップ

の下面に形成された複数のバンプが接続される回路バタ ーンのピアホール部分と他の回路パターンとの上面に、 電解法や無電解法を介して半田のメッキ層を形成して、 その半田メッキ層とICチップのバンプとを相互に接続 することとなる。

【0004】このとき、【Cチップを水平に、且つ、確 実に多層ブリント配線板上に搭載するためには、ビアホ ール部分は凹状に形成されていることから、ビアホール 部分に形成されるメッキ層の厚さと他の回路パターン上 に形成されるメッキ層の厚さとを相互に変えてメッキ層 を形成する必要がある。具体的には、ビアホール部分に 形成されるメッキ層の厚さは、他の回路バターン上に形 成されるメッキ層の厚さよりも大きくなるようにメッキ 層を形成する必要があることとなる。

【0005】しかしながら、電解法や無電解法により半 田メッキ層を形成する場合、半田メッキ層は、回路パタ ーンのビアホール部分と他の回路パターンとにおいて一 律に形成されていき、前記のようにメッキ層が形成され る部分に応じてメッキ層の厚さをコントロールすること は殆ど不可能なものである。そこで、従来における多層 プリント配線板では、多層プリント配線板における最上 の回路パターンから【Cチップのパンプを接続するため の回路パターン(接続パッド)を別個に形成し、その形 成した接続パッドと【Cチップのバンプとを相互に接続 するようにしている。

[0006]

【発明が解決しようとする課題】しかしながら、前記の ように多層プリント配線板上にICチップを搭載するた 30 めに回路パターンからICチップ接続用の接続パッドを 別個に形成する場合には、近年指向されているプリント 配線板の高密度化に逆行することとなり、従って、多層 プリント配線板の高密度化を更に推進することが極めて 困難になるという問題がある。

【0007】本発明は前記従来の問題点を解消するため になされたものであり、複数の回路パターンを相互に接 続する際に層間絶縁層に形成されるビヤホールを利用し てICチップを搭載可能とすることにより、回路パター ンの高密度化を行なうことができるICチップを搭載し 40 た多層プリント配線板及びその多層プリント配線板の製 造方法を提供することを目的とする。

[8000]

【課題を解決するための手段】前記目的を達成するため 本発明に係る多層プリント配線板は、ベース基材の一面 に形成された第1回路パターンと、第1回路パターンが 形成されたベース基材面に形成された層間絶縁層と、第 、 1回路パターンと対向する位置にて第1回路パターンが 露出するように層間絶縁層に形成されたビアホールと、 ビアホールを含めて層間絶縁層上に形成された第2回路 【0003】しかし、ビアホール部分を利用してICチ 50 パターンとを有し、第1回路パターンと第2回路パター

3

ンとはビアホールを介して相互に接続された多層プリン ト配線板において、前記第2回路パターン上でビアホー ルに充填された第1半田層と、前記第1半田層上に形成 された第2半田層と、下面にバンプを形成したICチッ プとを備え、前記1半田層と前記バンプとが前記第2半 田層により相互に接続された構成を有する。

[0009]また、本発明に係る多層プリント配線板の 製造方法は、ベース基材の一面に第1回路パターンを形 成する第1工程と、第1回路パターンが形成されたベー ス基材面で第1回路バターンと対向する位置にビアホー 10 ルが形成された層間絶縁層を形成する第2工程と、ビア ホールを含めて層間絶縁層上に第2回路パターンを形成 する第3工程と、ビアホール内を充填する第1半田層を 形成する第4工程と、前記第1半田層上に第2半田層を 形成する第5工程とからなる構成とされる。更に、前記 第1半田層の溶融温度は前記第2半田層の溶融温度より も高い温度とされている

[0010]

【作用】前記構成を有する本発明に係る製造方法におい て製造された多層プリント配線板では、ビアホール内に 20 第1半田層が充填されているので、層間絶縁層上に形成 された第2回路バターンと同等の高さとすることができ る。すなわち、ICチップのバンブとの接続部分となる 第1半田層表面の高さは、ビアホール部や非ビアホール 部の区別無く同等の高さとなるのであり、その結果、Ⅰ Cチップの実装が極めて良好に行なうことができるので ある。さらに、第1半田層上に形成された第2半田層の 溶融によって、第1半田層とICチップのバンプとを、 相互に接続することによりICチップが多層プリント配 - 部分を利用してICチップを確実に搭載することが可能 となるものである。従って、従来のプリント配線板にお けるようにICチップを接続搭載するための回路パター ン (接続バッド)を別個に形成することなく、回路パタ ニンの高密度化が図られ得るものである。

【0011】このとき、第1半田層の溶融温度は前記第 2 半田層の溶融温度よりも高い温度とされているので、 第2半田層の半田溶融処理を行なって【Cチップのバン プと第1半田層とを接続するに際しては、第1半田層と 第2半田層との間に温度階層が設けられることとなり、 従って、第2半田層の溶融時に第1半田層が溶融される ことを防止してICチップのバンプが第1半田層内(特 に、ビアホール部分)に沈み込んで傾いた状態で多層プ リント配線板上に搭載されることはない。

[0012]

【実施例】以下、本発明を具体化した一実施例に基づい て図面を参照しつつ詳細に説明する。先ず、本発明に係 る多層プリント配線板の構成について図1に基づき説明 する。図1は多層プリント配線板の模式断面図である。

図1において、多層プリント配線板1は、紙-フェノー 50 載されている。

ル、各種セラミックス、ガラス – エポキシ樹脂等からな るベース基材2を有し、かかるベース基材2の上下両面 には銅箔やメッキにより第1回路パターン3が形成され ている。また、各第1回路バターン3を被覆絶縁すべ く、ベース基材1の両面には感光性樹脂組成物を塗布・ 乾燥・露光・現像してなる層間絶縁層4が形成され、ま た、かかる各層間絶縁層4上には、回路バターンを形成 する必要のない部分にメッキレジスト膜6を形成した 後、無電解銅メッキを行なうことにより第2回路パター ン5が形成されている。

【0013】このとき、多層プリント配線板1の上下面 において、図1に示すように、所謂フォトビアホールP が、前記第1回路バターン3と対向する位置にてその第 1回路パターン3が露出するように形成されており、か かるフォトビアホールP内で前記のように形成された第 2回路パターン5と下方に位置する第1回路パターン3 とは相互に接続されている。尚、層間絶縁層4にフォト ビアホールPを形成する方法、及び、フォトビアホール Pに第2回路パターン5を形成して第1回路パターン3 と接続する方法については後述する。

【0014】また、第2回路パターン5の内半田が付着 してはならない部分、具体的には、図1に示すように、 フォトピアホールPに形成された第2回路パターン5部 分、及び、第2回路パターン5の一部(図1中フォトビ アホールPの右方側に存在する一部)を除いた第2回路 パターン5、メッキレジスト膜6上に、ソルダーレジス ト膜7が形成され、ソルダーレジスト膜7により被覆さ れていないフォトビアホールPに形成された第2回路バ ターン5、及び、その右方側に位置する第2回路パター 線板上に接続されることとなり、これによりビアホール 30 ン5の一部に半田ペーストSP(後述する)が塗布形成 された後、リフロー処理を行なうことにより半田ペース トSPを固化して第1半田層8が形成されている。

【0015】ここに、半田ペーストSPとしては、錫 (S_n)と鉛(P_n)との混合比が9:1である、所 謂、9・1半田(溶融温度は220℃)が使用される。 また、半田ペーストSPを塗布形成する場合、半田ペー ストSP中に含有される半田粒子の粒径がフォトビアホ ールPの凹部よりも小さい大きさのものを使用すること により、半田ペーストSPをフォトビアホールP内に充 填しつつ、フォトビアホールPの第2回路パターン5上 に塗布される半田ペーストSPの上面とその右方側の第 2回路パターン5上に塗布される半田ペーストSPの上 面とをほぼ同一面とすることが可能である。

【0016】更に、各第1半田層8上には半田メッキを 行なうことにより第2半田層9が設けられており、かか る各第2半田層9に対してICチップ10の下面に形成 、 されたバンプ11を位置決めした後、各第2半田層9の 半田溶融処理が行なわれて【Cチップ10が多層プリン ト配線板1の第2回路パターン5における所定位置に搭

5

【0017】 ここに、前記半田メッキを介して各第1半 田層8上に第2半田層9を設けるに際しては、錫(S 。) と鉛 (P。) との混合比が6:4である、所謂、6 ・4半田(溶融温度は183℃)が使用される。従っ て、半田溶融処理を介して第2半田層9を溶融すること により、【Cチップ10のバンプ11を第1半田層8に 接続する場合、第1半田層8の形成に使用される半田 は、前記のように溶融温度の高い9:1半田が使用さ れ、また、第2半田層9の形成に使用される半田は、前 記のように溶融温度の低い6:4半田が使用されている ことから、第1半田層8と第2半田層9との間に温度階 層を設けることができ、これにより第2半田層9の半田 溶融処理時に第1半田層8が溶融軟化されることを防止 して【Cチップ10の半田バンプ11が第1半田層8内 に沈み込んで傾いてしまうことを確実に防止することが できるものである。

【0018】また、多層プリント配線板1には、前記の ように形成された第1回路バターン3及び第2回路バタ ーン5の内、所定位置(図1中左側位置)に存在する上 下の各第1回路パターン3、第2回路パターン5を貫通 20 してスルーホール12が穿設されており、このスルーホ ール12の内壁には、無電解銅メッキにより第2回路バ ターン5を形成する際に形成されたスルーホールメッキ 層13が存在している。かかるスルーホールメッキ層1 3を介して、各第1回路パターン3と第2回路パターン 5の相互が接続されるものである。

[0019]以上詳細に説明した通り本実施例に係る多 層プリント配線板lでは、フォトビアホールP内に、ベ ース基材2上に形成された第1回路パターン3と接続さ れた第2回路パターン5を形成するとともに、フォトビ 30 アホール P内で第2回路バターン5上に半田ペーストS Pを塗布形成した後固化してなる第1半田層8とICチ ップ10のバンプ11とを、第2半田層9の半田溶融処 理を介して相互に接続することによりICチップ10を 多層プリント配線板1上に搭載するように構成したの で、フォトビアホールP部分を利用してICチップ10 を搭載することができる。

【0020】これにより、従来のプリント配線板におけ るようにICチップ10を接続搭載するための回路バタ ーン(接続バッド)を別個に形成することなく、回路パ 40 ターンの高密度化を図ることができるものである。

【0021】また、第1半田層8を形成する半田として 錫(S。)と鉛(P。)との混合比が9:1である、所 謂、9・1半田(溶融温度は220℃)を使用するとと もに、第1半田層8上に第2半田層9を形成する半田と して錫(S。)と鉛(P。)との混合比が6:4であ る、所謂、6·4半田(溶融温度は183°C)を使用し たので、半田溶融処理を介して第2半田層9を溶融する ことにより、【Cチップ10のバンプ11を第1半田層 8に接続する場合、第1半田層8と第2半田層9との間 50 ターン5を形成する必要のない部分にメッキレジスト膜

に温度階層を設けることができ、これにより第2半田層 9の半田溶融処理時に第1半田層8が溶融されることを 確実に防止してICチップ10のバンプ11が第1半田 層8内に沈み込んで傾いてしまうことを確実に防止する ことができるものである。

6

【0022】続いて、前記のように構成される多層プリ ント配線板1の製造方法について図2乃至図13に基づ き説明する。ここに、図2はベース基材2を示す説明 図、図3は第1回路パターン3を形成するためのメッキ レジスト膜をベース基材2上に塗布形成した状態を示す 説明図、図4は第1回路パターン3を形成した状態を示 す説明図、図5は第1回路パターン3が形成された基材 2上に層間絶縁層4を形成した状態を示す説明図、図6 は層間絶縁層4にフォトビアホールPを形成した状態を 示す説明図、図7はスルーホール12を形成した状態を 示す説明図、図8は第2回路パターン5を形成するため のメッキレジスト膜6を形成した状態を示す説明図、図 9は第2回路パターン5を形成した状態を示す説明図、 図10はソルダーレジスト膜7を形成した状態を示す説 明図、図11は半田ペーストSPを塗布形成した状態を 示す説明図、図12は半田ペーストSPを固化して第1 半田層8を形成した後半田メッキにより第2半田層9を 形成した状態を示す説明図、図13は半田溶融処理を行 なって第2半田層9を溶融してICチップ10のパンプ 11と第1半田層8とを接続した状態を示す説明図であ

[0023]多層プリント配線板1を製造するには、先 - ず、図2に示すように、ベース基材2の材料となる積層 板を所定寸法に裁断してベース基材2を用意した後、ベ ース基材2の両面の粗化処理、触媒活性化処理を行な う。この後、第1回路パターン3を形成すべき部分を除 いてベース基材2の両面にメッキレジスト膜20を形成 する。この状態が図3に示されている。そして、無電解 銅メッキを行なうことにより、メッキレジスト膜20に 被覆されていない部分に第1回路パターン3を形成す る。この状態が図4に示されている。

【0024】また、前記のように第1回路パターン3を 形成した後、メッキレジスト膜20を除去し、ベース基 材2の両面に感光性樹脂組成物を塗布・乾燥して層間絶 縁層4を形成する。との状態が図5に示されている。更 に、所定の露光マスクを介して露光し、次いで現像し、 その第1回路パターン3が露出するようにフォトビアホ ールPを形成する。この状態が図6に示されている。 【0025】続いて、前記のように各処理が行なわれた ベース基材2の粗化処理を行なうとともに、所定の第1 回路パターン3を貫通してスルーホール12が穿設され・ る。この状態が図7に示されている。この後、無電解銅 メッキを介して第2回路パターン5を形成するため、べ ース基材2の触媒活性化処理を行い、更に、第2回路バ

6を形成する。この状態が図8に示されている。そし て、無電解銅メッキを行なうことにより、メッキレジス ト膜6に被覆されていない部分に第2回路バターン5の 形成を行なう。この状態が図9に示されている。これに より、フォトビアホールPの内部に第2回路パターン5 形成されるとともに、かかる第2回路パターン5と第1 回路パターン3とはフォトビアホールP部分において相 互に接続される。また、スルーホール12内にもスルー ホールメッキ層13が形成され、かかるスルーホールメ ッキ層13を介して各第1回路パターン3、第2回路パ 10 ターン5は相互に接続されることとなる。

【0026】前記に続いて、フォトビアホールPの第2 回路パターン5部分を除いてソルダーレジスト膜7が形 成される。この状態が図10に示されている。この後、 ソルダーレジスト膜7に被覆されていない第2回路バタ ーン5上に半田ペーストSPが塗布される。このとき、 半田ペーストSPとしては、前記したように、錫(S 。) と鉛 (P。) との混合比が 9:1 である、所謂、9 ·1半田(溶融温度は220℃)が使用される。また、 各フォトビアホールPの第2回路パターン5上に塗布形 20 バンプ11とを、第2半田層9の半田溶融処理を介して 成された半田ペーストSPの上面はほぼ同一面となる。 この後、各半田ペーストSPについてリフロー処理が行 なわれ、各半田ペーストSPが固化される。これによ り、各半田ペーストSPは第1半田層8となる。この状 態が図11に示されている。

【0027】そして、前記のように各フォトビアホール P内の第2回路パターン5上に第1半田層8が形成され た後、半田メッキを行なうことにより各第1半田層8上 に第2半田層9が形成される。この状態が図12に示さ れている。このとき、半田メッキにより第2半田層9を 30 できる。 形成するについては、錫(S。)と鉛(P。)との混合 比が6:4である、所謂、6・4半田(溶融温度は18 3°C) が使用される。かかる6 · 4半田は前記第1半田 層8を形成する際に使用した9・1半田よりも溶融温度 が低い。これは、次の半田溶融処理を行なう場合に、第 1半田層8と第2半田層9との間に温度階層を設けるこ とにより、ICチップ10の半田バンプ11が傾斜して 接続されるのを防止するためである。

【0028】この後、10チップ10の下面に形成され た各バンプ11と第2半田層9とを位置決めし、半田溶 40 融処理が行なわれる。かかる半田溶融処理を介して各第 2半田層9が溶融され、1Cチップ10の各バンプ11 と各第1半田層8との接続が行なわれる。この状態が図 13に示されている。このとき、前記のように、第1半 田層8を構成する半田(9・1半田)と第2半田層9を 構成する半田(6・4半田)との間には温度階層が設け られており、第1半田層8は第2半田層9よりも溶融し 難くいことから、第2半田層9が溶融された時点では第 1半田層 8は固化された状態を保持することとなる。従 って、ICチップ10の各バンプ11が第1半田層8の 50

内方に沈み込むことは確実に防止され得、この結果、Ⅰ Cチップ10が傾斜したまま接続されることは全くない ものである。

【0029】前記した各処理を行なうことにより【Cチ ップ10を搭載した多層プリント配線板1が製造される ものである。かかるプリント配線板1においては、【C チップ11はフォトビアホールP内に形成された第2回 路パターン5を利用してプリント配線板1上に搭載され 得、これにより従来のプリント配線板におけるのとは異 なり、ICチップ10を搭載するための回路パターン (接続パッド)を別個に形成することなく、多層プリン ト配線板1上に【Cチップ】0を搭載することができ

【0030】以上詳細に説明した通り本実施例に係る多 層プリント配線板1の製造方法においては、フォトビア ホールPを介して第1回路パターン3と接続する第2回 路バターン5を形成し、更に、フォトビアホールP内で 第2回路パターン5上に半田ペーストSPを塗布形成し た後固化してなる第1半田層8と【Cチップ10の半田 相互に接続することにより【Cチップ10を多層プリン ト配線板1上に搭載するように構成したので、フォトビ アホールP部分を利用してICチップ10を搭載可能な 多層プリント配線板1を実現することができる。

[0031] これにより、本実施例の製造方法によれ ば、従来のプリント配線板におけるように I C チップ 1 ①を接続搭載するための回路パターン(接続パッド)を 別個に形成することなく、回路パターンの高密度化を図 ることが可能な多層プリント配線板1を提供することが

【0032】また、第1半田層8を形成する半田として 錫(S。)と鉛(P。)との混合比が9:1 である、所 謂、9・1半田(溶融温度は220℃)を使用するとと もに、第1半田層8上に第2半田層9を形成する半田と して錫(S。)と鉛(P。)との混合比が6:4であ る、所謂、6・4半田(溶融温度は183℃)を使用 し、第1半田層8と第2半田層9との間に温度階層を設 けつつ、半田溶融処理を介して第2半田層9を溶融する ことによりICチップ10のバンプ11を第1半田層8 に接続するようにしたので、第2半田層9の半田溶融処 理時に第1半田層8が溶融されることを確実に防止して 【Cチップ10のバンプ11が第半田層8内に沈み込ん で傾いてしまうことのない多層プリント配線板1を実現 することができる。

【0033】尚、第2半田層の形成はメッキ法に限ら ず、第1半田層と同様に半田ペーストを印刷して形成し ・ てもよい。このように本発明は前記実施例に限定される ものではなく、本発明の要旨を逸脱しない範囲内で種々 の改良、変形が可能であることは勿論である。

[0034]

【発明の効果】以上説明した通り本発明は、複数の回路 バターンを相互に接続する際に層間絶縁層に形成される フォトビヤホールを利用してICチップを搭載可能とす ることにより、回路バターンの高密度化を行なうことが できるICチップを搭載した多層プリント配線板及びそ の多層プリント配線板の製造方法を提供することがで き、その産業上奏する効果は大である。

【図面の簡単な説明】

【図1】多層プリント配線板の模式断面図である。

【図2】ベース基材を示す説明図である。

【図3】第1回路パターンを形成するためのメッキレジ スト膜をベース基材上に塗布形成した状態を示す説明図 である。

【図4】第1回路パターンを形成した状態を示す説明図 である。

【図5】第1回路パターンが形成された基材上に層間絶 緑層を形成した状態を示す説明図である。

【図6】層間絶縁層にフォトビアホールを形成した状態 を示す説明図である。

【図7】スルーホールを形成した状態を示す説明図であ 20 る。

【図8】第2回路バターンを形成するためのメッキレジ スト膜を形成した状態を示す説明図である。

【図9】第2回路パターンを形成した状態を示す説明図*

* である。

【図10】ソルダーレジスト膜を形成した状態を示す説 明図である。

10

【図11】半田ペーストを塗布形成した状態を示す説明 図である。

【図12】半田ペーストを固化して第1半田層を形成し た後半田メッキにより第2半田層を形成した状態を示す 説明図である。

【図13】半田溶融処理を行ない第2半田層を溶融して 10 【 C チップの半田バンプと第1半田層とを接続した状態 を示す説明図である。

【符号の説明】

- 多層プリント配線板
- ベース基材 2
- 第1回路パターン 3
- 4 層間絶縁層
- 第2回路パターン
- 第1半田層 8
- 第2半田層
- ICチップ 10
- 半田バンブ 11
- フォトビアホール Ρ
- 半田ペースト SP

【図1】


13 12





[図2]

【図5】



[図6]

【図4】 [図3]

